(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202211000989.7 (22)申请日 2022.08.19 (71)申请人 山东方寸微电子科技有限公司 地址 250000 山东省济南市高新区舜华路 2000号舜泰广场9号北楼80 3-1室 (72)发明人 魏兰兰　 (74)专利代理 机构 济南竹森知识产权代理事务 所(普通合伙) 37270 专利代理师 刘宏广 (51)Int.Cl. G06F 21/79(2013.01) G06F 21/72(2013.01) G06F 21/60(2013.01) G06F 21/62(2013.01) (54)发明名称 一种多主机接口转SATA桥的双核加密桥及 加解密传输方法 (57)摘要 本发明属于数据安全传输技术领域， 更具体 地， 涉及一种多主机接口转SATA桥的双核加密桥 及加解密传输方法。 所述一种多主机接口转SATA 桥的双核加密桥， 包括由总线连接的主机、 双核 嵌入式处理器模块、 第一数据接口、 第二数据接 口、 总控制程序。 所述双核嵌入式处理器模块包 括： 接收对外数据接口传输的数据并进行加解 密、 将已加解密的数据传输至外接口的第一内 核； 接收或传输来自SDRA M的数据、 并与 DTCM互相 监控的第二内核； 存储数据的SDRAM； 存储数据传 输完成标志的DTCM； 所述第一内核包括用于对数 据进行加解密处理的Cryp toEngine； 所述第二内 核包括用于发送加解密数据的SATAHost和用于 接收加解密数据的SATADev ice。 本发明解决了现 有技术中加密桥性能及效率低、 应用场景有限的 问题。 权利要求书2页 说明书11页 附图5页 CN 115357951 A 2022.11.18 CN 115357951 A 1.一种多主机接口转SATA桥的双核加密桥， 其特征在于， 包括通过总线连接的主机、 双 核嵌入式处 理器模块、 第一数据接口、 第二数据接口、 总控制程序； 所述双核嵌入式处 理器模块包括： 用于接收对外数据接口传输的数据并进行加解密处理、 以及将已加解密的数据传输至 外数据接口 的第一内核； 用于接收或传输来自S DRAM的已加解密数据、 并与DTC M互相监控的第二内核 核； 用于存储数据的S DRAM； 用于存储数据传输 完成的标志的DTC M； 第一内核和第二内核共用DTC M和SDRAM； 所述第一内核包括用于对数据进行加解密处 理的Crypto  Engine； 所述第二内核包括用于发送加解密数据的SATA  Host和用于接收加解密数据的SATA   Device。 2.根据权利要求1所述的一种 多主机接口转SATA桥的双核加密桥， 其特征在于， 所述双 核嵌入式处 理器模块包括： 第一双核嵌入式处 理器和第二双核嵌入式处 理器； 所述第一双核嵌入式处理器的第二 内核中的SATA  Host与第二双核嵌入式处理器的第 二内核中的SATA  Device通过 数据传输线连接； 所述第一双核嵌入式处理器的第二 内核中的SATA  Device与第二双核嵌入式处理器的 第二内核中的SATA  Host通过 数据传输线连接 。 3.根据权利要求2所述的一种多 主机接口转SATA桥的双核加密桥， 其特 征在于， 所述第一双核嵌入式处理器和所述第二双核嵌入式处理器分别都有1个SATA  Host和1 个SATA Device； 第一双核嵌入式处理器的SATA  Host与第二双核嵌入式处理器的SATA  Device之间通 过SATA DMA的方式传输数据； 第二双核嵌入式处理器的SATA  Host与第一双核嵌入式处理器的SATA  Device之间通 过SATA DMA的方式传输数据。 4.根据权利要求1所述的一种 多主机接口转SATA桥的双核加密桥， 其特征在于， 所述数 据接口包括USB/PCIE /GMAC/SATA/SAS接口或其 他数据接口。 5.根据权利要求1至4任一项所述的一种多主机接口转SATA桥的加解密传输方法， 其特 征在于， 包括： 数据配置步骤， 主机按照定义好的协议下发与数据相关的配置命令： 透传或加密或解 密； 数据加解密步骤， 当双核嵌入式处理器模块收到配置命令后， 待加解密数据通过数据 接口进入双核嵌入式处理器模块， 双核嵌入式处理器模块的第一内核接收到待加解密数据 至Crypto Engine， 并启动加解密； 数据传输步骤， 加解密后的数据存放至双核嵌入式处理器模块的SDRAM， 并在双核嵌入 式处理器模块的DTCM 设置数据存放完成的标志， 双核嵌入式处理器模块的第二内核实时监 控双核嵌入式处理器模块的DTCM， 当双核嵌入式处理器模块的第二内核的SATAHost接收到 数据已接收完成的标志后， 将数据传输出SATA接口。 6.根据权利要求5所述的一种 多主机接口转SATA桥的加解密传输方法， 其特征在于， 双权　利　要　求　书 1/2 页 2 CN 115357951 A 2核嵌入式处 理器模块包括第一双核嵌入式处 理器和第二双核嵌入式处 理器； 所述数据传输步骤 还包括： 所述第一双核嵌入式处理器的第二 内核中的SATA  Host将数据传输至第二双核嵌入式 处理器的第二内核中的SATA  Device； 所述第二双核嵌入式处理器的SATA  Device接收数据并传输至第二双核嵌入式处理器 的SDRAM； 所述第二双核嵌入式处理器的DTCM设置数据接收完成标志并通知第二双核嵌入式处 理器的第一内核； 所述第二双核嵌入式处理器的第一内核实时监控第 二双核嵌入式处理器的DTCM， 当第 二双核嵌入式处理器的第一内核接收到数据已接收完成的标志后， 将数据传输出第二双核 嵌入式处 理器的数据接口。 7.根据权利要求5所述的一种 多主机接口转SATA桥的加解密传输方法， 其特征在于， 当 主机依次发送多条 数据包时， 双核嵌入式处 理器模块对其操作包括： 当第一条数据包Data  Pack 0加解密完成后， 在第一双核嵌入式处理器中， 第一 内核通 过DTCM通知第二内核： S DRAM中有 待发送的数据； 此时启动第一双核嵌入式处理器的SATA  DMA， 通过第一双核嵌入式处理器的第二 内核 的SATA Host将数据发送到第二双核嵌入式处 理器； 在第一双核嵌入式处理器中， 第二内核的SATAHost将Data  Pack 0发送完成后， 通过 DTCM通知第一内核： 继续接收新数据包； 在第一双核嵌入式处理器中， 第一内核的Crypto  Engine加解密第一条数据包Data   Pack0完成后， 第一内核继续接收第二条 数据包Data  Pack 1； 对第二条 数据包的加解密过程、 传输过程同第一条 数据包Data  Pack 0。 8.根据权利要求6所述的一种 多主机接口转SATA桥的加解密传输方法， 其特征在于， 所 述待加解密数据通过第一数据接口进入， 或者 通过第二数据接口进入。 9.根据权利要求7所述的一种 多主机接口转SATA桥的加解密传输方法， 其特征在于， 所 述第一数据接口端的主机与第二数据接口 的主机在配置参数时彼此独立。 10.根据权利要求5至9任一项所述的一种多主机接口转SATA桥的加解密传输方法， 其 特征在于， 第一内核为CK核或其 他内核， 第二内核为ARM核或其 他内核。权　利　要　求　书 2/2 页 3 CN 115357951 A 3