(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202210851653.5 (22)申请日 2022.07.20 (71)申请人 山东云海国创云计算装备产业创新 中心有限公司 地址 250000 山东省济南市中国 （山 东） 自 由贸易试验区济南片区浪潮路1036号 浪潮科技园S01楼3 5层 (72)发明人 李拓　 (74)专利代理 机构 北京连和连知识产权代理有 限公司 1 1278 专利代理师 马鹏林　朝鲁蒙 (51)Int.Cl. G06F 21/76(2013.01) G06F 21/72(2013.01) G06F 21/60(2013.01)G06F 21/62(2013.01) G06F 8/65(2018.01) G06F 9/48(2006.01) (54)发明名称 一种加解密算法的实现方法、 装置、 设备及 介质 (57)摘要 本发明公开了一种加解密算法的实现方法、 装置、 设备及介质， 方法包 括： 配置FPGA程序库以 及与FPGA程序库中的硬件加解密算法对应的软 件加解密算法， 并基于 FPGA程序库初始化配置 各 个FPGA中的硬件加解密算法； 响应于接收到加解 密请求， 判断加解密请求中的目标算法是否为 FPGA中的硬件加解密算法； 基于判断结果选择由 对应的FPGA实现目标算法或更新对应的FPGA中 的算法并在FPGA进行算法更新时暂由对应的软 件加解密算法实现目标算法。 通过本发明的方 案， 弥补了加解密算法切换时FPGA不能工作带来 的效率损失， 提高了加解密算法的计算效率。 权利要求书2页 说明书10页 附图3页 CN 115062354 A 2022.09.16 CN 115062354 A 1.一种加解密算法的实现方法， 其特 征在于， 包括： 配置FPGA程序库以及与所述FPGA程序库中的硬件加解密算法对应的软件加解密算法， 并基于所述FPGA程序库初始化配置各个FPGA中的硬件加解密算法； 响应于接收到所述加解密请求， 判断所述加解密请求中的目标算法是否为所述FPGA中 的所述硬件加解密算法； 基于判断结果选择由对应的FPGA实现所述目标算法或更新对应的FPGA中的算法并在 所述FPGA进行算法更新时暂由对应的软件加解密算法实现所述目标算法。 2.根据权利要求1所述的方法， 其特征在于， 基于判断结果选择由对应的FPGA实现所述 目标算法或更新对应的FPGA中的算法并在所述FPGA进行算法更新时暂由对应的软件加解 密算法实现所述目标算法包括： 响应于所述加解密请求中的目标算法为所述FPGA中的所述硬件加解密算法， 则基于对 应的FPGA实现所述目标算法； 响应于所述加解密请求中的目标算法不为所述FPGA中的所述硬件加解密算法， 则判断 第一预设时间内是否有未使用的FPGA； 响应于所述第一预设时间内有未使用的FP GA， 比较所有所述未使用的FP GA中的所述硬 件加解密算法的复杂度， 并获取复杂度最低的所述硬件加解密算法对应的未使用的FPGA； 暂时由对应的软件加解密算法实现所述目标算法， 并从所述FPGA程序库下载对应的硬 件加解密算法更新到所述对应的未使用的FPGA； 在所述对应的硬件加解密算法下载更新完成后， 将所述目标算法转移到所述对应的未 使用的FPGA中实现。 3.根据权利要求2所述的方法， 其特征在于， 在判断第一预设时间内是否有未使用的 FPGA步骤之后， 还 包括： 响应于所述第一预设时间内没有未使用的FPGA， 则比较所有FPGA中的所述硬件加解密 算法的复杂度与所述目标算法的复杂度； 响应于所述目标算法的复杂度 是最低的， 则基于对应的软件加解密算法实现所述目标 算法； 响应于所述目标算法的复杂度不是最低的， 暂时由对应的软件加解密算法实现与 所述 目标算法对应的数据加解密操作， 并从所述FPGA 程序库下载对应的硬件加解密算法更新到 所述对应的未使用的FPGA； 在所述对应的硬件加解密算法下载更新完成后， 将所述目标算法转移到所述对应的未 使用的FPGA中实现。 4.根据权利要求2所述的方法， 其特 征在于， 还 包括： 判断是否有所述软件加密算法的运行时间超过第二预设时间； 响应于有所述软件加密算法的运行时间超过所述第 二预设时间， 则判断第 三预设时间 内是否有未使用的FPGA； 响应于所述第三预设时间内有所述未使用的FP GA， 则比较所有所述未使用的FP GA中的 所述硬件加解密算法的复杂度； 将复杂度最低的所述硬件加解密算法在对应的FPGA中更新为所述运行时间超过所述 第二预设时间的软件加密算法对应的硬件加解密算法。权　利　要　求　书 1/2 页 2 CN 115062354 A 25.根据权利 要求1所述的方法， 其特征在于， 所述FP GA包括： 计时寄存器， 所述计时寄存 器配置用于记录所述FPGA上一次向CPU传输数据的时间。 6.根据权利要求5所述的方法， 其特 征在于， 还 包括： 在所述FPGA复位或向所述CPU发送数据后， 将所述FPGA对应 的计时寄存器的值置为0， 并在每个时钟周期将所述对应的计时寄存器的值加1； 判断第一预设时间内是否有未使用的FPGA包括： 判断所有FPGA的计时寄存器的值是否 达到阈值； 响应于所述FP GA的计时寄存器的值达到阈值， 则确定所述FP GA在所述第一预设时间内 未使用； 判断第三预设时间内是否有未使用的FPGA包括： 定期扫描所有FPGA的定时寄存器， 并判断所述FPGA的计时寄存器的值是否 达到阈值； 响应于所述FP GA的计时寄存器的值达到阈值， 则确定所述FP GA在所述第三预设时间内 未使用。 7.根据权利要求1所述的方法， 其特征在于， 配置FPGA程序库包括： 配置本地FPGA程序 库和云端FPGA程序库； 配置与所述FPGA程序库中的硬件加解密算法对应的软件加解密算法包括： 在本地配置 与所述FPGA程序库中的所述硬件加解密算法对应的所述软件加解密算法。 8.一种加解密算法的实现装置， 其特 征在于， 包括： 配置模块， 所述配置模块配置为配置FP GA程序库以及与所述FPGA程序库中的硬件加解 密算法对应的软件加解密算法， 并基于所述FPGA 程序库初始化配置各个FPGA中的硬件加解 密算法； 判断模块， 所述判断模块配置为响应于接收到所述加解密请求， 判断所述加解密请求 中的目标算法是否为所述FPGA中的所述硬件加解密算法； 实现模块， 所述实现模块配置为基于判断结果选择由对应的FPGA实现所述目标算法或 更新对应的FPGA 中的算法并在所述FPGA进行算法更新时暂由对应的软件加解密算法实现 所述目标算法。 9.一种计算机设备， 包括： 至少一个处 理器； 以及 存储器， 所述存储器存储有可在所述处理器上运行的计算机程序， 其特征在于， 所述处 理器执行所述程序时执 行如权利要求1至7任意 一项所述的方法的步骤。 10.一种计算机可读存储介质， 所述计算机可读存储介质存储有计算机程序， 其特征在 于， 所述计算机程序被处 理器执行时执行如权利要求1至7任意 一项所述的方法的步骤。权　利　要　求　书 2/2 页 3 CN 115062354 A 3